基于CMOS工艺的低功耗脉冲型触发器设计[范文]

第1章  绪论

相比较以前的大规模集成电路设计来说，现代CMOS工艺的尺寸将会慢慢变得更小，时钟利用频率将会越来越高，芯片密度也在不断地上升，怎样能够实现低功耗的问题也很快的变得越来越突出。尤其是随着现代社会对易携带电源的普遍需求，以及其他一些随之而来的问题，比如散热问题和环境问题等，使得设计功耗较低的触发器具有非常重要的意义。

1.1  CMOS集成电路发展概况

从当前社会来看，CMOS工艺早就已经进展到了深度亚微米时代，以前的一些因素一般不会引起人们的关心与重视的，比如静态功耗，而现在已经成为了研究低功耗的一个非常重要课题。所以由此看来，静态功耗与动态功耗的研究与创新对低耗能的研究都有着重要意义。通过学习了解，CMOS电路功耗会受到很多不确定的参数影响，比如熟知的漏电流、负载电容等等。因此在研究并完成实现低功耗触发器的时候，我们可以通过控制以上的设计技术参数去完成实现对触发器的低功率设计。众所周知，现在的大部分低功耗设计主要是通过对半静态技术的研究和发展去很好的降低冗余电路，进一步的去降低功率的消耗。我们可以采取并利用多阈值元器件，当功能在电路的开启与断开之间时去实现功耗的大幅度减低，我们完全可以利用传输门的研究成果来减少我们所完成设计过程中需浪费的时钟信号。

当今社会的集成电路的最主要制造原料是CMOS，随着发展不成熟的制作工艺技术的不断成熟，IC芯片单位面积上所需要集成的MOS管数正在不断的增加。发展初期，我们了解到的是每个芯片的电路规模确实很小，集成度没有现在的那么高，所以从企业的角度来看制造芯片的成本高低是跟芯片的面积大小有着密切的关系。然而，随着市场和竞争的需求，集成电路工艺技术成品的尺寸在很大程度上减小了，更为突出的是，进入深度亚微米的时代以后，所制造的芯片内部集成的晶体管数量正随着不断的增多，而且对研究产品频率的具体要求也在不断的提高，从而最后影响着芯片的功耗在大幅度的增加。尽管人们一直在希望尺寸的缩小，但尺寸缩小的同时发现芯片电压也在随着这个趋势在持续的降低，但是如果从集成电路工艺的研究发展趋势来看的话，正常情况下的芯片的工作电压下降幅度也不是太大。所以，很明显解决电路功耗的问题已经成为了设计高性能集成电路所面临的非常重要课题。

尽管工艺尺寸缩小的同时芯片工作电压也会越来越低，但从表1-1中相关数据看，

集成电路工艺相关数据

电路供电电压没有随着工艺尺寸的减小而减小。从表中，可以非常容易的看出，电路功

耗的问题是设计高性能集成电路的最主要、最关键的因素。

1.2  低功耗触发器研究概况

现在社会的科学技术正不断发展，集成电路的集成度也随之在不断升高，工作的频率也加快了，从而导致集成电路在单位面积上的功耗也在大幅度的增加，最终造成了集成电路发展以及设计过程中的缺陷。芯片温度会伴随着电路功耗的增大而增大，一直持续这种情况下会对芯片性能造成很大的伤害，极大可能造成芯片工作故障；除此之外，我们使用的电子设备的续航能力会大幅度下降，从而会使产品竞争力得到下降。总体来看，低功耗技术研究与实现在集成电路设计与发展过程中有着十分关键的地位。

1.2.1  低功耗研究现况

随着集成电路研究发展及其相关工艺技术的持续发展与变革，电路系统对降低功能损耗、提高运行速度的要求也越来越重视。人们所熟知的触发器，是作为所研究的CMOS电路里面的很重要成分，因此，每一个电路研发人员对所研究的触发器的参数要求也变得越来越严格，如果想得到一个优秀的触发器，它应该完全具备以下特征，比如功耗低、延时短等。在这些特征当中，拥有比较短的延时和十分低的功耗是决定每一个优秀的触发器设计是否成功的指标。

除此之外，根据以前的研究，几乎不了解触发器的性能是不是能够给高性能系统的时间预算提供更多的宝贵时间去处理，但是知道的是脉冲式触发器可以很大程度上去吸收时钟偏移，而且它的电路运行速度很快的，这些也是人们高度关注的问题所在。一方面，我们可以将早已研究很成熟的技术成果，比如双边沿触发器研究技术，更好的应用到脉冲信号发生器中，这样就很好的能够去实现双边沿脉冲式触发器的工作。另一方面，在设计过程中的时钟上升沿和下降沿参数，是我们研究触发器最想要得到并且利用的数据，并且我们知道当时钟频率减半的情况下，它的工作量仍然可以很好的去完成和维护

与单边沿触发器具有相同功能作用。